一、光通信技術的發(fā)展

信息技術的發(fā)展推動著人類信息社會的進步。從烽火傳遞到快馬驛站，從無線電報到有線電話，人們朝著更快、更便捷、信息容量更大通信方式發(fā)展。

1966年，高錕（Charles K Kao）博士提出了低損耗光纖理論，為光纖通信(以光為媒介傳遞信息)提供了可能。

光纖通信具有帶寬大、損耗低、距離長、容量大、抗電磁干擾等諸多優(yōu)點。隨著低損耗光纖和半導體激光器的蓬勃發(fā)展，光纖逐漸取代銅線、無線等許多傳統(tǒng)傳輸方式，成為數(shù)字通信的最主要技術。

20世紀90年代初期，隨著摻鉺光纖放大器（Erbium-doped Fiber Amplifier，EDFA），波分復用器（Wavelength Division Multiplexing，WDM）等技術的發(fā)明，使得光中繼的長距離高速傳輸成為可能，通過增加傳輸?shù)男诺罃?shù)，傳輸容量呈現(xiàn)爆炸性增長。

在長距離廣域網(wǎng)（Wide Area Networks, WANs）、城域網(wǎng)（Metro Area Networks，MANs）中，光纖通信得到了迅速應用并占據(jù)了主導地位，并隨著光通信技術的發(fā)展和通信速率的需求不斷增加，光纖通信逐漸在更短的距離通信網(wǎng)絡，如局域網(wǎng)（Local Area Networks，LANs）、接入網(wǎng)（Access Networks，ANs）中也得到了應用。光纖到戶（Fiber-to-the-home，FTTH）的技術也已經(jīng)在世界范圍得到了普及。

面向數(shù)據(jù)中心應用的高速光發(fā)射芯片在?ChatGPT、大數(shù)據(jù)、人工智能、工業(yè)互聯(lián)網(wǎng)等新興應用的推動下，到2025年，全球數(shù)據(jù)流量將達到175 Zettabyte。

一方面，在短距離通信中，通信容量需要進一步的提升，而產(chǎn)生的功耗需要進一步的降低。另一方面，微電子器件的加工精度的不斷提高，使得互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）工藝的特征尺寸進一步減小，逐漸達到了電子傳輸?shù)奈锢順O限，從而阻止進一步提高通信速度（單通道電互聯(lián)速率<25Gb/s）。因此以光互聯(lián)取代電互聯(lián)，進一步提高通信帶寬成為大勢所趨。

為了滿足日益增長的流量需求，數(shù)據(jù)中心(data center)的光收發(fā)模塊預計將提供800 Gbit/s?或更高速率的傳輸容量。

根據(jù)數(shù)據(jù)中心的架構不同，不同節(jié)點間的傳輸距離和速率要求也不相同。

二、數(shù)據(jù)中心架構簡介

下圖是數(shù)據(jù)中心架構和應用場景圖。

葉脊架構(Spline-leaf)適應于數(shù)據(jù)中心的發(fā)展趨勢,它分為機柜層、Leaf?層、Spline層。

機柜層的作用是放置服務器(Server),??服務器之間通過頂層交換機(Top of Rack, ToR)互聯(lián)。機柜層是網(wǎng)絡架構的最底層結構，所要求的傳輸帶寬為?200G，傳輸距離為4~20 m。

Leaf?層由葉交換機構成，作用是分別和?ToR?交換機和?Spline?交換機互連。

Leaf?層是呈上啟下的一層，Leaf?層和?ToR?的傳輸速率要求是800G，傳輸距離為?100 m (SR)左右。

Spline?層是數(shù)據(jù)中心的最頂層結構，一是實現(xiàn)數(shù)據(jù)內部?Spline-Leaf?層的互連，其傳輸帶寬為?800G，傳輸距離為?2km (FR)；二是實現(xiàn)數(shù)據(jù)中心間(Inter-Data Center, DCI)的互連，其傳輸距離為?80~120 km (ZR)，一般采用密集波分復用技術或相干光模塊。

在過去的幾十年里，硅光子學已經(jīng)成為一種顛覆性的光電子技術，可以滿足數(shù)據(jù)中心對日益增長的帶寬密度、集成度和能量效率的需求。

三、光子集成芯片材料分類

與電子集成芯片類似，光子集成芯片（Photonic Integrated Circuits，PICs）可以在片上制備復雜的光學網(wǎng)絡系統(tǒng)，可以高度集成化芯片制備，CMOS兼容工藝保證了大容量的批量生產(chǎn)，降低了芯片的制造成本。

光子集成芯片避免了自由空間光路器件的對準、封裝的問題，極大的提高了系統(tǒng)的穩(wěn)定性，并且有利于大規(guī)模生產(chǎn)。然而時至今日，光子集成芯片也沒有得到像微電子那樣的迅猛發(fā)展，其原因是用于制備光子集成芯片的材料眾多，始終沒有形成一套統(tǒng)一的標準定義光子集成芯片，目前主流的一些材料平臺包括硅光子（Silicon Photonics，SiPh）平臺、磷化銦（Indium Phosphide，InP）、鈮酸鋰（?LiNiO3?）平臺、二氧化硅平面光波導（?Planar Lightwave Circuits，PLC）平臺和聚合物平面光波導平臺。

硅光子平臺是以硅作為波導的芯層，其折射率約為?3.48（1.55μm），由于芯包折射率差較大，硅波導的尺寸非常緊湊，彎曲半徑也可以達到幾十個微米甚至幾個微米，工藝與微電子CMOS工藝完全兼容，因此非常有利于實現(xiàn)大規(guī)模集成和大容量的生產(chǎn)。但是硅是間接帶隙半導體材料，無法實現(xiàn)光子自發(fā)輻射，因此無法實現(xiàn)光源和光放大器的功能。另外硅是中心對稱的晶體結構，不具有線性電光效應（Poclels?效應），無法實現(xiàn)高速電光調制器。最后硅材料在通信波段的光吸收率很低，因此也無法實現(xiàn)高效率的光電探測器的制備。

磷化銦是具有代表性的一種Ⅲ-Ⅴ族材料，是一種直接帶隙半導體，可以實現(xiàn)激光器、高速調制器、探測器和光放大器的制備。

但是磷化銦平臺的波導芯層和包層的折射率差值小，導致器件的尺寸和彎曲半徑都很大，并且與?CMOS工藝不兼容，導致制作成本高，不利于實現(xiàn)大規(guī)模集成。

鈮酸鋰經(jīng)常用于調制器的制備，現(xiàn)在常用的是鈮酸鋰晶體，利用其固有的線性電光效應，實現(xiàn)電光調制，這種調制器需要較長的調制臂來實現(xiàn)較低的半波電壓，因此結構很大，長度通常在10cm?量級，這非常不利于集成，近些年實現(xiàn)的絕緣體上鈮酸鋰可以解決集成度的問題，但是現(xiàn)階段的加工工藝還是比較復雜的，成本也過高。

二氧化硅平面光波導器件是現(xiàn)在唯一實現(xiàn)了商用的材料平臺，二氧化硅光波導的芯層和包層的折射率差很小，波導尺寸很大，可以實現(xiàn)極低的傳輸損耗，與單模光纖可以實現(xiàn)高效耦合，但是二氧化硅的熱光系數(shù)很低（1.19×10-5/K），并且不具有電光效應，因此無法實現(xiàn)高效調諧。

聚合物平面光波導是以聚合物材料作為波導芯層和包層的一種光子集成芯片，以SU8為例，它的熱光系數(shù)為-1.86×10-4/K，因此用來做熱光器件的功耗很低。特別的聚合物具有可以自主合成的特點，可以實現(xiàn)多種功能的集成，包括電光特性、放大、生物傳感等，是一種極具潛力的光子芯片平臺。

總之，每種材料平臺均有自己的優(yōu)缺點，無法滿足光子集成芯片在光源、無源器件、調制器、探測器的所有需求，為了實現(xiàn)所有功能的集成混合集成將是一個解決方案。

四、硅光調制器的制備過程簡介

大多數(shù)代工廠提供三種不同類型的芯片制造服務，即多項目晶圓(multi-project wafer, MPW)、定制服務和批量生產(chǎn)。

MPW?是許多設計者可以共享相同掩模板和制造工藝的服務，制造成本也由設計者共同分擔。

下圖是新加坡AMF?公司提供的硅光子平臺的工藝截面圖。

基于?200 mm CMOS?標準工藝，硅襯底的厚度約為?750 μm，襯底的電阻率大于?750 ?-cm，氧化物埋層(buried oxide, BOX)的厚度為?3 μm，頂層硅的厚度為?220 nm。

第一次刻蝕深度為70 nm，目的是進行光柵耦合器的制作；第二次繼續(xù)刻蝕?60 nm，剩下厚度為?90 nm?的平板，目的是進行脊波導的制作。

在完成光柵耦合器、波導的定義以及刻蝕后，依次進行?P++、N++、P+、N+、P、N?區(qū)域的離子注入，其中?P型摻雜和?N?型摻雜離子分別是硼(Boron)和磷(Phosphorus)。

接下來進行金屬鍍層的工藝，以形成和平板區(qū)?N++和?P++的歐姆接觸。P++和?N++由第一個通孔(Via 1)和第一層金屬(Metal 1)連接，Via 1?的高度約為?600 nm，Metal 1?的厚度約為?750 nm。

Metal 1?和第二層金屬(Metal 2)通過第二個通孔連接(Via 2)，Via 1?的高度約為?1310 nm，Metal 1?的厚度約為?2000 nm。Metal 1?和?Metal 2?的材料均為鋁。

根據(jù)?AMF?的設計手冊，完成了硅基電光調制器的設計與制備，下圖(a)-(b)是制備完成的?DD-MZM?和?SPP-MZM?的顯微鏡照片。

調制器行波電極的末端集成了以?TiN?為材質的匹配電阻，設計阻值約為?35?Ω。調制臂長度為?2 mm，并采用非對稱?MZM?的結構，通過調諧波長來控制調制器的偏置點，后續(xù)可改為對稱的?MZM?來克服非對稱?MZM?的波長敏感性。

五、硅光技術的封裝技術

近些年，光子集成芯片在功能和規(guī)模上都得到了迅猛的發(fā)展，然而受限于材料種類單一，光刻尺寸有限，二維的集成光子芯片已經(jīng)不能滿足人們對芯片集成化和光子芯片規(guī)模?IO?個數(shù)的需求。

為了實現(xiàn)更大規(guī)模、更多端口的光子集成芯片，實現(xiàn)更為復雜的功能集成，研究者們在三維光子集成芯片上開展了大量的研究工作。

最初是在集成電路中實現(xiàn)三維集成，在多層的電路中，每層之間通過硅通孔（Through-Silicon-Vias, TSVs）實現(xiàn)層間的連接，提高走線的靈活性，降低由于走線過長引入的功耗、延時、噪聲等問題，實現(xiàn)了通信容量帶寬的增加。

類似的，在光子集成芯片領域，可以引入光通孔（Through-Silicon-Optical-Via,?TSOV），即硅光層間通孔，類似硅通孔，實現(xiàn)多層光子芯片的連接，提高單位面積光子器件的個數(shù)，即集成度。

額外的好處是，相比層內的波導交叉，由于光學的物理隔離，在層間，波導交叉展現(xiàn)出極低的損耗和極低的串擾。

下圖是一種三維集成的光學相控陣列，光學相控陣列的芯片分為兩個部分制備，光芯片在?220nm厚的?SOI?片上制備，電芯片在?65nm?厚的裸片上制備，然后經(jīng)過晶圓鍵合，實現(xiàn)兩者的集成，再經(jīng)過通孔工藝，實現(xiàn)電路芯片對光路芯片的控制，這種工藝方式可以將兩套完全不同的工藝分開制備，降低了單片集成的工藝復雜性，提高了制備效率，降低了工藝成本，這對產(chǎn)品的推向市場是有很大幫助的。

晶圓鍵合還可以實現(xiàn)不同材料之間的異質集成，最常見的是Ⅲ-Ⅴ族光芯片與?SOI/SiN?晶圓的鍵合，用于實現(xiàn)片上高質量光源的制備。

由于調制器、信號完整性和集成度的限制，基于板載光學(on-board optics, OBO)的可插拔光模塊將在1.6T之后將會達到技術瓶頸。

在1.6T以后，最被業(yè)內看好的方案是共封裝光學(co-packaged optics, CPO)技術。

CPO?技術是將核心的交換芯片(application-specific integrated circuits, ASIC)與光子引擎在同一個載體上通過中介層(interposer)進行高速協(xié)同封裝。

CPO?大大縮短了光子引擎到?ASIC?芯片的距離，減小了鏈路損耗。

好了，關于光通信芯片技術就介紹到這兒，歡迎關注《半導體全解》，帶你了解更多半導體技術！

參考文獻：

(1)賀健 面向數(shù)據(jù)中心400G光互連高速驅動芯片的研究[D].

(2)尹悅鑫 三維混合集成光交叉的研究[D].

(3)夏鵬輝 ?高速硅光調制器及其集成芯片研究[D].

(4)郜飄飄 硅光波導-單模光纖的耦合機理及結構優(yōu)化設計研究[D].

(5)彭茂榮 2024年半導體產(chǎn)業(yè)發(fā)展議題[C].