今天給大家?guī)矸窒淼氖莵碜杂谒固垢４髮W Boris Murmann 教授的《Introduction to ADCs/DACs: Metrics, Topologies, Trade Space, and Applications》。

需要文件的可以文末掃碼免費領取，當然如果對ADC架構感興趣的小伙伴，也可以順便了解下我們的Sar ADC和sigema-delta ADC的課程

核心主題：?全面介紹模數(shù)轉換器 (ADC) 和數(shù)模轉換器 (DAC) 的基本原理、關鍵性能指標、主流與新興架構、性能趨勢與限制因素，以及各種應用驅動。

I. 模數(shù)轉換器 (ADC) 部分

1.ADC基本原理與接口 (Generic A/D Interface):

? 組成：抗混疊濾波器 (Anti-Alias)、采樣保持 (Sample and Hold - CLK)、量化器 (Quantizer - V_REF)、數(shù)字輸出 (D_out)。

? 關鍵概念：量化階躍 (Step size / LSB)、量化誤差 (Quantization error, εq)。

?信噪比公式：SQNR = 6.02B + 1.76 dB?(B為位數(shù))。

2.?ADC性能指標 (Metrics):

?靜態(tài)指標 (Static Performance Metrics):? 微分非線性度 (DNL - Differential Nonlinearity): 實際量化階躍與理想LSB的偏差。

? 積分非線性度 (INL - Integral Nonlinearity): 實際轉換特性與理想直線的最大偏差，是DNL的累積。

??動態(tài)/頻譜指標 (ADC Spectral Performance Analysis - 基于DFT分析):

? 信噪比 (SNR - Signal-to-Noise Ratio): 信號功率與噪聲功率之比。

? 信號與噪聲失真比 (SNDR / SINAD - Signal-to-Noise and Distortion Ratio): 信號功率與噪聲加失真功率之比。

? 無雜散動態(tài)范圍 (SFDR - Spurious-Free Dynamic Range): 信號功率與最大雜散（諧波或非諧波）功率之比。? 諧波失真 (HD - Harmonic Distortion): 如HD2, HD3等。

? 有效位數(shù) (ENOB - Effective Number of Bits):ENOB = (SNDR(dB) - 1.76) / 6.02。

??其他重要指標：

? 動態(tài)范圍 (DR - Dynamic Range): 最大不失真信號與最小可分辨信號（通常在SNR=0dB時）的比值。

?針對寬帶/RF信號的先進指標：

? 雙音測試 (Two-Tone Test): 評估互調失真 (IMD, 特別是IM3)。

? 鄰道泄漏比 (ACLR - Adjacent Channel Leakage Ratio)。

? 噪聲頻譜密度 (NSD - Noise Spectral Density): 對評估帶內噪聲非常有用。

3.?ADC架構 (Architectures):

?Flash ADC (全并行ADC):?速度最快，但功耗和面積隨位數(shù)指數(shù)增長 (2^B-1個比較器)，適用于低位數(shù) (如B≤6)。比較器失調是大挑戰(zhàn)。

?SAR ADC (逐次逼近型ADC):?結構簡單，功耗低，通過單個比較器和DAC逐位比較。線性度依賴內部DAC，比較器噪聲對高位數(shù)影響大。

?ΔΣ (Delta-Sigma) ADC (過采樣和噪聲整形ADC): 通過過采樣和噪聲整形技術將量化噪聲推向高頻，然后用數(shù)字濾波器濾除，可實現(xiàn)高分辨率。性能受DAC和環(huán)路濾波器第一級限制。

? 噪聲整形SAR (NS-SAR): 將噪聲整形技術應用于SAR ADC。

??Pipelined ADC (流水線ADC):?將轉換過程分成多個級聯(lián)的子級，每級處理幾位，實現(xiàn)高吞吐率。需要級間增益和校準。

??Time-Interleaved ADC (時間交織ADC):?并行使用多個ADC通道，通過時鐘相移輪流采樣，大幅提高采樣率。對通道間失配（失調、增益、定時、帶寬）非常敏感，需要校準。

??Hybrid ADCs (混合架構):?結合不同架構的優(yōu)點，如Pipelined-SAR等。

4.?ADC性能趨勢、權衡與限制因素 (Speed, Resolution, Energy Tradeoffs and Trends, Limiters):

?速度-分辨率前沿:?fs * 2^ENOB ≈ 常數(shù) (Schreier FoM相關)。?

工藝節(jié)點演進:?先進工藝有助于提升速度和降低功耗。?

功耗 (Energy per Conversion, P/fs):

? 低SNDR時，受“技術限制”，能耗約每6dB翻倍。

? 高SNDR時，受“噪聲限制”(熱噪聲kT/C)，能耗約每6dB翻4倍 (P/fs ∝ kT × SNR)。

??品質因數(shù) (FoM - Figure of Merit):? Walden FoM: P / (fs * 2^ENOB)。? Schreier FoM_S (基于SNDR): SNDR + 10log(fs/(2P))。 (PPT中用fs/2)? FoM在高頻會滾降，因為晶體管效率下降，線性功耗縮放假設失效。

??主要限制因素：? 器件速度 (fT)。? 輸入孔徑 (Input Aperture) 與采樣時鐘抖動 (Jitter): Jitter會限制高頻輸入信號的SNR。? 亞穩(wěn)態(tài) (Metastability): 影響比較器決策時間，尤其在Flash和異步SAR ADC中。? 功耗、面積。

5.?ADC應用驅動 (Application Aspects):

1. ? 不同應用（音頻、IoT、醫(yī)療成像、無線通信、有線通信）對ADC的速度、分辨率、功耗要求不同。? 生物傳感SoC: 低功耗、中低速、寬動態(tài)范圍。? 5G RF ADC: 高速 (GS/s)，中高SNDR (50-60dB)。? 有線收發(fā)器ADC: 超高速 (數(shù)十至上百GS/s)，中低SNDR (30-40dB)。

II. 數(shù)模轉換器 (DAC) 部分

1.DAC基本原理與接口 (Conceptual View):

? 組成：電平產生 (Level Generation)、電平定時 (Level Timing - NRZ/RZ)、重建濾波器 (Reconstruction Filtering)。? 挑戰(zhàn)：精確的數(shù)字到模擬電平映射、精確的電平翻轉定時。

?NRZ輸出的頻譜特性:?主瓣在DC，有sinc函數(shù)包絡的鏡像頻譜。過采樣有助于降低重建濾波器要求。

2.?DAC架構與關鍵技術:

Current Steering DAC (電流舵DAC): 主流高速DAC架構。由多個電流源單元組成。

單元分組策略:? 二進制加權: 無需譯碼器，但MSB翻轉時易產生大毛刺 (glitch)，對幅度和定時誤差敏感。? 溫度計碼 (Thermometer): 單元全匹配，毛刺小，但譯碼器復雜，連線多。? 分段式 (Segmented): 結合二進制和溫度計碼，如LSBs二進制，MSBs溫度計碼。

??誤差來源:?幅度誤差 (單元失配)、定時誤差 (時鐘抖動、單元間Skew)。

3.?DAC性能指標與問題:

?靜態(tài)誤差: DNL, INL, 失調。

動態(tài)/頻譜指標: THD, SFDR。

全局時鐘抖動 (Global Clock Jitter):?導致輸出脈沖寬度隨機變化，產生噪聲和雜散。其帶內SNR影響與ADC采樣抖動類似。?

RF DAC特定指標:?噪聲頻譜密度 (NSD)。? 互調失真 (IM3/IMD)。

??有線通信DAC指標:?眼圖質量 (隨機抖動等)、帶內SNDR。

4.?DAC性能趨勢與限制:

直接RF合成 (Direct RF Synthesis):?高速DAC直接產生RF信號。?

State-of-the-Art RF DAC性能分析 (以Lin, ISSCC 2018為例):? IMD主要受單元匹配、分段方案、動態(tài)單元匹配(DEM)技術影響。? NSD主要受熱噪聲、抖動、量化噪聲（16bit時較?。?、DNL噪聲/DEM噪聲影響。? 熱噪聲和抖動是RF DAC在低噪聲水平下的主要限制。

??DAC性能調查 (SFDR/IM3 vs. f_signal):?高頻時性能有滾降趨勢 (可能-40dB/dec)，可能與開關管時變阻抗有關。

??工藝與面積:?先進工藝有助于提升性能和減小面積，但縮放效應復雜。

III. 整體趨勢與總結 (Some Take-Aways)

? 技術推動和應用拉動共同促進了數(shù)據轉換器性能的顯著提升。? 現(xiàn)代數(shù)據轉換器性能已接近實際物理極限 (如低速ADC的8kT×SNR能量極限，高速ADC/DAC的數(shù)十飛秒級定時抖動)。?

ADC架構趨勢:?混合架構，SAR架構占據主導地位。?

DAC架構趨勢:?電流舵架構占據主導，但也有其他替代方案在出現(xiàn)。?

應用趨勢:?RF ADC/DAC、超高速有線通信ADC/DAC是熱點。

核心知識點提煉：

? 理解ADC/DAC的基本工作流程和關鍵組成模塊。? 熟練掌握各類靜態(tài)和動態(tài)性能指標的定義、計算方法及其對系統(tǒng)性能的影響。? 熟悉主流ADC/DAC架構（Flash, SAR, ΔΣ, Pipelined, Time-Interleaved, Current Steering）的原理、優(yōu)缺點及適用場景。? 了解影響ADC/DAC性能的主要限制因素，特別是抖動、噪聲（量化噪聲、熱噪聲）、失配、亞穩(wěn)態(tài)等。? 掌握性能評估的品質因數(shù) (FoM) 及其局限性。? 了解ADC/DAC技術在不同應用領域（通信、醫(yī)療、消費電子等）的具體要求和發(fā)展趨勢。

需要文件的可以掃碼免費領取，當然如果對ADC架構感興趣的小伙伴，也可以順便了解下我們的Sar ADC和sigema-delta ADC的課程