加入星計劃,您可以享受以下權(quán)益:
Vivado設(shè)計套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境。包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計流程并符合業(yè)界標(biāo)準(zhǔn)的開放式環(huán)境。賽靈思構(gòu)建的Vivado 工具把各類可編程技術(shù)結(jié)合在一起,能夠擴展多達(dá)1 億個等效ASIC 門的設(shè)計。
Vivado設(shè)計套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境。包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計流程并符合業(yè)界標(biāo)準(zhǔn)的開放式環(huán)境。賽靈思構(gòu)建的Vivado 工具把各類可編程技術(shù)結(jié)合在一起,能夠擴展多達(dá)1 億個等效ASIC 門的設(shè)計。收起
查看更多FPGA verilog
VIVADO萬年歷verilog代碼Nexys4開發(fā)板FPGA 數(shù)碼管
VIVADO顯示模塊verilog代碼Nexys4開發(fā)板FPGA verilog
VIVADO電子拔河比賽游戲機verilog代碼Nexys4開發(fā)板FPGA 數(shù)碼管
數(shù)字秒表/定時器(倒計時)功能verilog代碼ego1開發(fā)板vivadoFPGA verilog
vivado序列檢測器verilog代碼ego1開發(fā)板驗證FPGA vhdl
VIVADO三層電梯控制器VHDL代碼ego1開發(fā)板FPGA 數(shù)碼管
洗衣機控制器VHDL代碼ego1開發(fā)板vivado軟件FPGA verilog
八輸入的表決器ego1開發(fā)板verilog代碼vivado軟件FPGA 數(shù)碼管
4人競賽數(shù)字搶答器vivado軟件verilog代碼ego1開發(fā)板FPGA 數(shù)碼管
數(shù)碼管移位循環(huán)顯示數(shù)字verilog代碼ego1開發(fā)板FPGA 數(shù)碼管
任意進制計數(shù)器12進制計數(shù)數(shù)碼管顯示verilog代碼ego1開發(fā)板FPGA verilog
電話撥號顯示器verilog代碼ego1開發(fā)板vivado軟件FPGA 數(shù)碼管
vivado數(shù)字秒表verilog代碼ego1開發(fā)板電子秒表跑表FPGA verilog
五位二進制簡易密碼鎖verilog代碼ego1開發(fā)板vivado軟件FPGA 數(shù)碼管
vivado交通燈設(shè)計verilog代碼ego1板紅綠燈時間可修改FPGA 數(shù)碼管
售貨機基于ego1開發(fā)板的自動飲料機verilog代碼vivado軟件FPGA 數(shù)碼管
基于ego1開發(fā)板的萬年歷自動數(shù)字日歷設(shè)計verilog代碼FPGA verilog
VIVADO自動售票機售貨機verilog代碼ego1開發(fā)板驗證FPGA 數(shù)碼管
交通燈控制器Basys3開發(fā)板紅綠燈數(shù)碼管倒計時verilogFPGA verilog
交通燈控制器設(shè)計Verilog代碼Basys3開發(fā)板vivado軟件FPGA 數(shù)碼管
數(shù)字頻率計verilog代碼Basys3開發(fā)板驗證vivado軟件FPGA 數(shù)碼管
數(shù)字時鐘設(shè)計VIVADO軟件Basys3開發(fā)板verilog語言電子表FPGA verilog
汽車尾燈控制器Basys3開發(fā)板verilog代碼VIVADOFPGA 計時器
基于VHDL的倒計時控制器設(shè)計Basys3開發(fā)板驗證FPGA 數(shù)碼管
排隊叫號電路系統(tǒng)verilog代碼Basys3開發(fā)板驗證FPGA verilog
停車場計數(shù)器傳感器檢測verilog代碼basys3開發(fā)板驗證FPGA 數(shù)碼管
洗衣機控制器Basys3開發(fā)板verilog倒計時FPGA 數(shù)碼管
籃球比賽24秒倒計時器basys3開發(fā)板verilog代碼FPGA verilog
簡易交通燈不帶倒計時VIVADO紅綠燈verilog代碼FPGA vhdl
羽毛球記分牌設(shè)計VHDL代碼VIVADO仿真